(9) BUNDESREPUBLIK DEUTSCHLAND

## **®** Patentschrift

<sub>0)</sub> DE 3509682 C2

(5) Int. Cl. 4:

G01B21/00



**DEUTSCHES** 

**PATENTAMT** 

② Aktenzeichen:

P 35 09 682.9-52

② Anmeldetag:

18. 3.85

(3) Offenlegungstag:

18. 9.86

Veröffentlichungstag

der Patenterteilung:

9. 3.89

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

(73) Patentinhaber:

Dr. Johannes Heidenhain GmbH, 8225 Traunreut, DE

(7) Erfinder:

Huber, Martin, Dipl.-ing., 8261 Asten, DE

56 Für die Beurteilung der Patentfähigkeit in Betracht gezogene Druckschriften:

> DE-PS 22 07 224 DE-PS 20 22 151 **DE-AS** 12 21 668 DE-OS 20 20 393 26 85 082

(54) Meßeinrichtung mit einer Fehlererkennungseinrichtung

**DE 3509682 C**2




Nummer:

35 09 682

Int. Cl.4:

G 01 B 21/00



1. Meßeinrichtung zur Messung der Relativlage zweier Objekte mittels elektrischer Abtastsignale, die einmal einer Auswerteeinrichtung und zum anderen zur Grenzwertüberprüfung ihrer Amplitudenhöhen zu beiden Seiten ihrer Nullinie einer Fehlererkennungseinrichtung zugeführt werden, die bei wenigstens einem fehlerhaften Signalparameter der Abtastsignale ein den Fehlerzustand cha- 10 rakterisierendes Erkennungssignal erzeugt, dadurch gekennzeichnet, daß zur periodisch alternierenden Überprüfung der Amplitudenhöhe (A 1. -A1; A2, -A2) der Abtastsignale (S1, S2) zu beiden Seiten ihrer Nullinie (N) jeweils auf einen 15 oberen Grenzwert (G1, G4) und auf einen unteren Grenzwert (G2, G3) in der Fehlererkennungseinrichtung (F) ein Taktgeber (16) mit einem Taktsignal (T1) einen Triggerschwellenformer (17) zur periodisch alternierenden Lieferung von oberen 20 Triggerschwellenspannungen (TSS 1, TSS 4) für die oberen Grenzwerte (G1, G4) und von unteren Triggerschwellenspannungen (TSS 2, TSS 3) für die unteren Grenzwerte (G2, G3) beaufschlagt, die mitsamt den Abtastsignalen (S1, S2) an einer Lo- 25 gikschaltung (14) der Fehlererkennungseinrichtung (F) anliegen, daß der Taktgeber (16) mit dem Taktsignal (T1) einen weiteren Taktgeber (18) zur Lieferung eines weiteren Taktsignals (T2) beaufschlagt und daß das Logiksignal (LS) der Logik- 30 schaltung (14), das Taktsignal (T1) des Taktgebers (16) und das weitere Taktsignal (T2) des weiteren Taktgebers (18) an einem Vergleicher (15) zur Erzeugung eines periodischen Erke..nungssignals (Es) anliegen.

2 Meßeinrichtung zur Messung der Relativlage zweier Objekte mittels elektrischer Abtastsignale, die einmal einer Auswerteeinrichtung und zum anderen zur Grenzwertüberprüfung ihrer Amplitudenhöhen zu beiden Seiten ihrer Nullinie einer 40 Fehlererkennungseinrichtung zugeführt werden. die bei wenigstens einem fehlerhaften Signalparameter der Abtastsignale ein den Fehlerzustand charakterisierendes Erkennungssignal erzeugt, dadurch gekennzeichnet, daß zur ständigen Überprü- 45 fung der Amplitudenhöhe (A 1, -A 1; A 2, -A 2) der Abtastsignale (S1, S2) zu beiden Seiten ihrer Nullinie (N) jeweils auf einen oberen Grenzwert (G1. G4) und auf einen unteren Grenzwert (G2. G 3) in der Fehlererkennungseinrichtung (FT) ein 50 Triggerschwellenformer (27) zur ständigen Lieferung von oberen Triggerschwellenspannungen(TSS 1. TSS 4) für die oberen Grenzwerte (G 1. G 4) und von unteren Triggerschwellenspannungen (TSS 2. TSS 3) für die unteren Grenzwerte (G 2, 55 G3) vorgesehen ist, die mitsamt den Abtastsignalen (S 1, S 2) an einer Logikschaltung (24) der Fehlererkennungseinrichtung (FT) zur Erzeugung eines statischen Erkennungssignals (ESs) im fehlerfreien Zustand anliegen.

3. Meßeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß in der Logikschaltung (14) die Ausgänge eines ersten Triggers (TR 1) und eines zweiten Triggers (TR 2) mit den Eingängen eines ersten Antivalenzgatters (O 1) und die Ausgänge es eines dritten Triggers (TR 3) und eines vierten Triggers (TR 4) mit den Eingängen eines zweiten Antivalenzgatters (O 2) verbunden sind, daß die Ausgänge der beiden Antivalenzgatter (O 1, O 2) an die Eingänge eines Undgatters (U) angeschlossen sind und daß die Eingänge der vier Trigger (TR 1 – TR 4) von den Abtastsignalen (S 1, S 2) und von den Triggerschwellenspannungen (TSS 1 – TSS 4) beaufschlagt sind.

は、10mmに対象のでは、10mmに対象

4. Meßeinrichtung nach Anspruch 1, dedurch gekennzeichnet, daß der Vergleicher (15) einea vom Taktsignal (T1) beaufschlagt ersten Inverter (I1) und einen vom weiteren Taktsignal (T2) beaufschlagten zweiten Inverter (I2), denen ein erstes Nandgatter (N1) nachgeschaltet ist, sowie ein vom Logiksignal (LS) und vom weiteren Taktsignal (T2) beaufschlagtes zweites Nandgatter (N2) aufweist und daß dem ersten Nandgatter (N1) und dem zweiten Nandgatter (N2) ein drittes Nandgatter (N3) nachgeschaltet ist, an dessem Ausgang das periodische Erkennungssignal (ES) austeht.

5. Meßeinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß dem Vergleicher (15) eine Auswerteeinheit (19) mit zwei parallelen monostabilen Kippstufen (MF 1, MF 2), einem Odergatter (O), einer bistabilen Kippstufe (FF), einem Verstärker (VS) und einer Warnlampe (WL) zur Auswertung des Erkennungssignals (ES) nachgeschaltet ist.

6. Meßeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß in der Logikschaltung (24) die Ausgänge eines ersten oberen Triggers (TR 10) und eines zweiten oberen Triggers (TR 20) mit den Eingängen eines ersten oberen Antivalenzgatters (O 10) und die Ausgänge eines dritten oberen Triggers (TR30) und eines vierten oberen Triggers (TR 40) mit den Eingängen eines zweiten oberen Antivalenzgatters (O 20) verbunden sind, daß die Ausgänge der beiden oberen Antivalenzgatter (O 10, O 20) an die Eingänge eines oberen Undgatters (Uo) angeschlossen sind, daß die Eingänge der vier oberen Trigger (TR to-TP 40) von den Abtastsignalen (S1, S2) und von den oberen Triggerschwellenspannungen (TSS 1, TSS 4) beaufschlagt sind, daß die Ausgänge eines ersten unteren Triggers (TR 1u) und eines zweiten unteren Triggers (TR 2u) mit den Eingängen eines ersten unteren Antivalenzgatter (O 1u) und die Ausgänge eines dritten unteren Triggers (TR 3u) und eines vierten unteren Triggers (TR 4u) mit den Eingängen eines zweiten unteren Antivalenzgatters (O 2u) verbunden sind, daß die Ausgänge der beiden unteren Antivalenzgatter (O 1u, O 2u) an die Eingänge eines unteren Nandgatters (Nu) angeschlossen sind, daß Eingänge der vier unteren Trigger (TR 1u-TR 4u) von den Abtastsignalen (S 1, S 2) und von den unteren Triggerschwellenspannungen (TSS 2, TSS 3) beaufschlagt sind und daß die Ausgänge des oberen Undgatters (Uo) und des unteren Nandgatters (Nu) an ein Undgatter (U) angeschlossen sind.

7. Meßeinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Logikschaltung (24) eine Auswerteeinheit (29) mit einer bistabilen Kippstule (FF), einem Verstärker (VS) sowie mit einer Warnlampe (WL) zur Auswertung des Erkennungssignals (ESs) nachgeschaltet ist.

8. Meßeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das aus dem Taktsignal (T1) abgeleitete weitere Taktsignal (T2) gegenüber dem Taktsignal (T1) einen vorgebbaren Phasenversatz aufweist. Absolute und inkrementale Meßeinrichtungen werden insbesondere bei Bearbeitungsmaschinen zur Messung der Relativlage eines Werkzeugs bezüglich eines zu bearbeitenden Werkstücks sowie bei Koordinatenmeßmaschinen zur Ermittlung von Lage und/oder Abmessungen von Prüfobjekten eingesetzt.

Inkremental arbeitende Lagemeßeinrichtungen beruhen bekanntlich auf der Impuls-Zuwachsmethode, die jede Veränderung des Wertes der Meßgröße in Impulsen zählt (US-PS 26 85 082). Bei inkrementalen Meßeinrichtungen besteht somit keine feste Beziehung zu der ursprünglichen Ausgangslage. Dies hat zur Folge, daß ein einmal austretender Meßehler auch sämtliche nachfolgenden Messungen verfälscht.

Es sind bereits Einrichtungen zur Fehlersicherung bei inkrementalen Meßeinrichtungen bekannt geworden. Bei diesen werden in einen Übertragungsweg eingestreute Störimpulse unterdrückt, indem die zu übertragenden Signale als komplementäre Signale gleicher Phasenlage auf verschiedenen Kanälen einem logischen Netzwerk auf der Empfängerseite zugeführt werden. Über den Ausgang des logischen Netzwerkes werden nur dann impulse abgegeben, wenn auf beiden Übertragungskanälen gleichzeitig zwei komplementäre Signale eintreffen (DE-AS 12 21 668).

Mit Einrichtungen dieser Art können jedoch keine Meßfehler festgestellt werden, die durch fehlerhafte Signalparameter der elektrischen Abtastsignale (fehlerhafte Amplitudenhöhen und Unsymmetrie der einzelnen Abtastsignale sowie Amplitudenhöhenungleichheit und fehlerhafte Phasendifferenz zwischen jeweils zwei zueinander phasenversetzten Abtastsignalen), etwa infolge von Verschmutzungen der Meßteilung, hervorgerufen werder. Bestimmte Amplitudenhöhen und eine Symmetrie der einzelnen Abtastsignale sowie eine Amplitudenhöhengleichheit und eine bestimmte Phasendifferenz zwischen jeweils zwei Abtastsignalen sind aber Voraussetzung für eine einwandfreie Messung.

Aus der DE-PS 22 07 224 ist eine fehlergesicherte inkrementale Lagemeßeinrichtung bekannt, bei der eine 45 Meßteilung von vier Abtastern zur Erzeugung von vier zueinander phasenversetzten Binärsignalen abgetastet wird. Ein logisches Netzwerk erzeugt mit bekannten logischen Schalt- und Verknüpfungselementen an seinem Ausgang ein Binärsignal, das gleich einem ausge- 50 wählten der vier Binärsignale der Abtaster ist, wenn an seinem Eingang eine erlaubte Kombination dieser Binärsignale bei sehlerfreiem Arbeiten der Abtaster anliegt, und das ungleich dem ausgewählten Binärsignal ist, wenn an seinem Eingang eine verbotene Kombination 55 dieser Binärsignale bei sehlerhaftem Arbeiten der Abtaster anliegt. Das vom logischen Netzwerk erzeugte Binärsignal und das ausgewählte Binärsignal steuern jeweils einen Zähler an, deren Zählergebnisse von einem Komparator verglichen werden, der von einer Taktfre- 60 quenz beaufschlagt ist. Bei einem Gleichstand der zu vergleichenden Zählergebnisse der beiden Zähler und bei einem einwandfreien Arbeiten des Komparators liegt an dessen Ausgang wiederum die Taktfrequenz vor, deren Vorhandensein das einwandfreie Arbeiten 65 der gesamten Einrichtung anzeigt. Diese Taktfrequenz durchläuft vor dem Komparator nacheinander noch eine Reihe von Vergleichern, die zur Überwachung der

Fehlerfreineit der Schalt- und Verknüpfungselemente des logischen Netzwerkes jeweils Paare von Signalen dieser Elemente auf Gleichheit überprüfen. Diese aufwendige Einrichtung ist zwar eigensehlersicher aufgebaut, benötigt aber zur Überwachung der Fehlersicherheit wenigstens vier phasenversetzte Binärsignale, die in zwei Auswerteeinrichtungen mit jeweils einem Zähler ausgewertet werden.

In der DE-PS 20 22 151 ist eine Einrichtung zur Fehlervermeidung bei inkrementalen Meßeinrichtungen beschrieben, bei der direkt an wenigstens zwei Abtastsignalen eine Kontrolle des gegenseitigen Phasenwinkels und der Amplitudenhöhen durchgeführt wird. Die phasenversetzten Abtastsignale werden gleichzeitig einer Auswerteeinrichtung und einer Fehlerüberwachungseinheit zugeführt, in der die Abtastsignale gleichgerichtet werden und aus den gleichgerichteten Abtastsignalen ein Differenzsignal erzeugt wird, dem eine konstante Schwellenspannung überlagert ist. Beim Unterschreiten des Schwellenwertes spricht eine Kippschaltung auf das Vorzeichen der Differenz ihrer Eingangsspannungen, beispielsweise auf die Differenzspannung Null, an und löst die Fehlermeldung aus. Diese Einrichtung zur Fehlervermeidung benötigt zur Kontrolle des Phasenwinkels und der Amplitudenhöhen nur wenigstens zwei Abtastsignale, ist aber nicht eigenfehlersicher aufgebaut.

Der DE-OS 20 20 393 entnimmt man eine Einrichtung zur Fehlersicherung bei inkrementasen Meßeinrichtungen, bei der ebenfalls direkt an wenigstens zwei Abtast-30 signalen eine Kontrolle des gegenseitigen Phasenwinkels und der Amplitudenhöhen durchgeführt wird. Jedes der zueinander phasenversetzten Abtastsignale wird einem Fenstertrigger mit jeweils zwei gleichen Triggerschwellen zugeführt. Die Ausgangssignale der beiden Fenstertrigger steuern eine aus einem Undgatter bestehende Kontrollschaltung an, die überprüft, ob die Schaltzustände der beiden Fenstertrigger zusammenfallen, die den Mittenbereichen der jeweiligen Abtastsignale zugeordnet sind, und gibt in diesem Fall eine Fehlern eldung ab. Diese Einrichtung zur Fehlersicherung benötigt zur Kontrolle des Phasenwinkels und der Amplitudenhöhen ebenfalls nur wenigstens zwei Abtastsignale, ist aber gleichfalls nicht eigenfehlersicher aufgebaut und erlaubt zudem nicht ein Erkennen sämtlicher fehlerhafter Signalparameter der Abtastsignale.

Der Erfindung liegt die Aufgabe zugrunde, eine Meßeinrichung mit einer Fehlererkennungseinrichtung anzugeben, die auf einfache Weise ein Erkennen aller auftretender fehlerhafter Signalparameter wenigstens eines Abtastsignals ernöglicht.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale der Ansprüche 1 und 2 gelöst

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß durch die vorgeschlagene Maßnahmen bei einer Meßeinrichtung eine einfache Überprüfung sämtlicher Signalparameter (Amplitudenhöhen, Symmetrie, Amplitudenhöhengleichheit und/oder gegenseitige Phasenlage) von Abtastsignalen auf fehlerhafte Zustände mit weniger Elementen erzielt wird, so daß sich insgesamt eine einfach aufgebaute und preisgünstige Meßeinrichtung hoher Meßsicherheit ergibt. In einer bevorzugten Ausbildung der Erfindung wird eine eigenfehlersiche. EÜberprüfung dieser Signalparameter ermöglicht, wobei das eigenfehlersichere Erkennen fehlerhafter Signalparameter von Abtastsignalen die Meßsicherheit einer solchen Meßeinrichtung weiter erhöht, so daß beispielsweise bei Bearbeitungsmaschi-

nen, an denen derartige Meßeinrichtungen zum Einsatz kommen, Fehlzeiten und Ausschuß erheblich verringert und die Betriebssicherheit wesentlich erhöht werden können. Insbesondere ist eine Überprüfung der Signalparameter von Abtastsignalen bei hochauflösenden Meßeinrichtungen von Bedeutung, bei denen eine Signalvervielfachung durch eine bekannte Interpolation bewirkt werden soll. Voraussetzung für eine einwandfreie Signalvervielfachung sind nicht nur bestimmte gleichbleibende Amplitudenhöhen und Symmetrie, sondern auch Amplitudenhöhengleichheit und gleichbleibende gegenseitige Phasenlagen der Abtastsignale. Darüberhinaus werden auch zu große Amplitudenhöhen erfaßt, die sich bei Ausfall beispielsweise eines lichtelektrischen Abtastelements ergeben können.

Vorteilhafte Ausgestaltungen der Erfindung entnimmt man den Unteransprüchen.

Ausführungsbeispiele der Erfindung werden anhand der Zeichnung näher erläutert.

Es zeigt

Fig. 1 schematisch eine lichtelektrische inkrementale Längenmeßeinrichtung;

Fig. 2a ein Diagramın von Abtastsignalen,

Fig. 2b ein Diagramm von oberen Signalen und .

Fig. 2c ein Diagramm von unteren Signalen;

Fig. 3 eine Fehlererkennungseinrichtung;

Fig. 4 ein Signaldiagramm für einen fehlerfreien Zustand;

Fig. 5-7 Signaldiagramme für mehrere fehlerhaste Zustände;

Fig. 8 eine weitere Fehlererkennungseinrichtung; Fig. 9 ein Signaldiagramm für einen fehlerfreien Zustand und

Fig. 10-12 Signaldiagramme für mehrere fehlerhafte Zustände.

In Fig. 1 ist schematisch eine lichtelektrische inkrementale Längenmeßeinrichtung zur richtungsabhängigen Wegemessung mit einem Gittermaßstab 1 und einer darüber gleitenden Gitterabtastplatte 2 dargestellt, die in nicht gezeigter Weise jeweils mit einem von zwei 40 zueinander verschieblichen Objekten, deren gegenseitige Relativlage gemessen werden soll, beispielsweise mit Maschinenteilen einer Bearbeitungsmaschine, verbunden sind. Die Gitterabtastplatte 2 weist zur Abtastung der inkrementalen Gitterteilung 1a des Gittermaßstabes 1 zwei Gitterteilungen 2a, 2b auf, die mit der Gitterteilung 1a des Gittermaßstabes 1 übereinstimmen und um ein Viertel ihrer Teilungsperiode zueinander versetzt sind. Der Lichtstrom einer Lampe 3 durchsetzt über einen Kondensor 4 die Gitterteilung 1a des Gitter- 50 maßstabes 1 und die beiden Gitterteilungen 2a, 2b der Gitterabtastplatte 2 und wird mittels Linsen 5, 6 auf zwei Photoelemente 7, 8 abgebildet, die jeweils einer der beiden Gitterteilungen 2a, 2b der Gitterabtastplatte 2 zugeordnet sind. Bei der Bewegung der Gitterabtastplatte 2 relativ zum Gittermaßstab 1 in Meßrichtung X erzeugen die beiden Photoelemente 7,8 aus dem modulierten Lichtstrom zwei jeweils durch Verstärker 9, 10 verstärkte periodische Abtastsignale S1, S2, die einen gegenseitigen Phasenversatz von 90° wegen des Versat- 60 zes der beiden Gitterleitungen 2a, 2b der Gitterabtastplatte 2 um ein Viertel der Teilungsperiode ausweisen. Die beiden periodischen Abtastsignale S 1, S2 werden in einer Auswerteeinrichtung Wmittels zweier Trigger 11, 12 in Rechtecksignale RS1, RS2 umgeformt und 65 einem Vorwärts-/Rückwärtszähler 13 mit einem Richtungsdiskriminator zum vorzeichenrichtigen Zählen der Inkremente der Gitterteilung 1a des Gittermaßstabes 1

bei der Abtastung durch die Gitterabtastplatte 2 zugeführt. Die Zählerergebnisse des Zählers 13 stellen die Meßwerte für die Relativlage der beiden zueinander verschieblichen Objekte dar. STEERS STREET, STREET,

In Fig. 2a sind die beiden Abtastsignale S 1, S2 über der Zeit t mit ihren jeweiligen Amplitudenhöhen A 1,-A 1, A 2,-A 2 beiderseits ihrer Nullinie N dargestellt, die zur Erkennung fehlerhafter Signalparameter in Form fehlerhafter Amplitudenhöhen und/oder einer Unsymmetrie der beiden einzelnen Abtastsignale S1. S2 und/oder zur Erkennung einer Amplitudenhöhenungleichheit und/oder einer fehlerhaften Phasendifferenz zwischen den beiden Abtastsignalen S1, S2 zusätzlich einer Fehlererkennungseinrichtung F mit einer 15 Logikschaltung 14 und einem Vergleicher 15 zugeleitet werden. Ein erster Taktgeber 16 beaufschlagt mit einem ersten Taktsignal T1 konstanter Frequenz einen Triggerschwellenformer 17. der vier Triggerschwellenspannungen TSS 1, TSS 2, TSS 3, TSS 4 (Fig. 2a) der Logik-20 schaltung 14 zuführt. Der erste Taktgeber 16 beaufschlagt mit dem ersten Taktsignal T1 noch den Vergleicher 15 sowie einen zweiten Taktgeber 18, der dem Vergleicher 15 ein vom ersten Taktsignal T1 abgeleitetes zweites Taktsignal T2 zuführt, das mit dem ersten 25 Taktsignal T1 in der Frequenz übereinstimmt, aber gegenüber dem ersten Taktsignal T1 einen bestimmten vorgegebenen Phasenversatz aufweist. Der Vergleicher 15 vergleicht das von der Logikschaltung 14 gelieferte Logiksignal LS mit dem ersten Taktsignal T1 des ersten Taktgebers 16 unter Steuerung durch das zweite Taktsignal T2 des zweiten Taktgebers 18. Bei einer Gleichheit zwischen dem Logiksignal LS und dem ersten Taktsignal T1 liefert der Vergleicher 15 ein periodisches Erkennungssignal ES in Form eines Rechtecksignals mit 35 einem bestimmten Tastverhältnis, das einer Auswerteeinheit 19 zugeführt wird. Bei einer Ungleichheit zwischen dem Logiksignal LS und dem ersten Taktsignal T1 wird das Tastverhältnis des periodischen Erkennungssignals ES an der Fehlerstelle verändert, so daß die Auswerteinheit 19 eine Fehleranzeige bewirkt.

In Fig. 3 ist die Fehlererkennungseinrichtung Fdetailliert dargestellt und hinsichtlich ihrer Wirkungsweise näher erläutert. Die Logikschaltung 14 weist zwei sogenannte Fenstertrigger FT 1, FT 2 auf, deren Ausgänge an die Eingänge eines Undgatters U angeschaltet sind. Der erste Fenstertrigger FT1 besteht aus zwei parallelen Trigger TR 1, TR 2, deren nichtinvertierenden Eingängen das erste Abtastsignal S1 zugeführt wird und deren Ausgänge jeweils mit einem Eingang eines Antivalenzgatter O1 (Exclusiv-Odergatter) verbunden ind. Der zweite Fenstertrigger FT2 besteht gleichfalls aus zwei parallelen Triggern TR 3, TR 4, deren nichtinvertierenden Eingängen das zweite Abtastsignal S2 zugeleitet wird und deren Ausgänge jeweils mit einem Eingang eines zweiten Antivalenzgatters O2 verbunden sind. Diese Logikschaltung 14 ist beispielsweise in der DE-OS 20 20 393 beschrieben.

Der erste Taktgeber 16 mit einem an Masse Mangeschalteten Zeitglied R5, C1, zwei invertierenden Triggern T11, T12 und einem Rückkopplungswiderstand R6 liefer. as erste Taktsignal T1, das dem Eingang des Triggerschwellenformers 17 mit vier Potentiometern P1, P2, P3, P4, einem Inverter Isowie zwei Widerständen R7, R8 zugeführt wird. Am ersten Ausgang des Triggerschwellenformers 17 liegen entsprechend dem oberen Signalzustand oder dem unteren Signalzustand des ersten Taktsignals T1 die erste obere Triggerschwellenspannung TSS 1 oder die zweite untere Trig-

gerschwellenspannung TSS 2 an, die gemeinsam einmal dem invertierenden Eingang des ersten Triggers TR 1 und zum anderen dem invertierenden Eingang des dritten Triggers TR 3 der Logikschaltung 14 zugeführt werden. Am zweiten Ausgang des Triggerschwellenformers 17 liegen entsprechend dem unteren Signalzustand oder der, oberen Signalzustand des ersten Taktsignals T1 die dritte untere Triggerschwellenspannung TSS 3 oder die vierte obere Triggerschwellenspannung TSS 4 an, die gemeinsam einmal dem invertierenden Eingang des 10 zweiten Triggers TR 2 und zum anderen dem invertierenden Eingang des vierten Triggers TR 4 der Logikschaltung 14 zugeführt werden. Die vierte obere Triggerschwellenspannung TSS4 ist mit entgegengesetzter Polarität mit der ersten oberen Triggerschwellenspan- 15 nung TSS 1 betragsgleich; desgleichen ist die dritte untere Triggerschwellenspannung TSS 3 mit entgegengesetzter Polarität mit der zweiten unteren Triggerschwellenspannung TSS 2 betragsgleich.

In Fig. 2a sind die vier, mittels der Potentiometer 20 P1-P4 des Triggerschwellenformers 17 variabel einstellbaren Triggerschwellenformers TSS 1-7SS 4 zusammen mit den beiden periodischen Abtastsignalen S1, S2 dargestellt. Erfindungsgemäß werden die Amplitudenhöhen A 1,-A 1, A 2, -A 2 der beiden Abtastsi- 25 gnale S1, S2 zu beiden Seiten ihrer Nullinie N jeweils auf einen oberen Grenzwert G1, G4 und auf einen unteren Grenzwert G2, G3 überprüft; diese vier Grenzwerte G1-G4 werden durch die vier Triggerschwellenspannungen TSS 1 - TSS 4 gebildet. In Fig. 2a 30 die Triggerschwellenspannungen sind vier TSS 1 - TSS 4 für den Fall dargestellt, daß die erste obere Triggerschwellenspannung TSS 1 sowie die vierte obere Triggerschwellenspannung TSS4 ihre unteren zulässigen Grenzlagen und die zweite untere Trigger- 35 schwellenspannung TSS 2 sowie die dritte untere Triggerschwellenspannung TSS3 ihre oberen zulässigen Grenzlagen symmetrisch zu beiden Seiten der Nullinie N bezüglich der beiden Abtastsignale S1, S2 einnehmen, die durch eine dem Triggerschwellenformer 17 zu- 40 geführte Spannung VO eingestellt wird. Die beim oberen Signalzustand (logisch Eins) des ersten Taktsignals T1 erzeugte erste obere Triggerschwellenspannung TSS 1 liegen im Bereich TSS 1 ≥ VO + A und die beim oberen Signalzustand des ersten Taktsignals T1 er- 45 zeugte vierte obere Triggerschwellenspannung TSS 4 im Bereich  $TSS4 \le VO - A$ . Die beim unteren Signalzustand (logisch Null) des ersten Taktsignals T1 erzeugte zweite untere Triggerschwellenspannung TSS2 liegen im Bereich  $TSS2 \le VO + A/\sqrt{2}$  und die beim unte- 50 ren Signalzustand des ersten Taktsignals T1 erzeugte dritte untere Triggerschwellenspannung TSS3 im Bereich  $TSS3 \ge VO-AJ\sqrt{2}$ ; A bedeutet den Betrag der beigleichen Amplitudenhöhen A2:A=|A1|=|A2|.

In Fig. 2a tangieren die erste obere Triggerschwellenspannung TSS 1 und die vierte obere Triggerschwellenspannung TSS4 im Falle ihrer unteren zulässigen Grenzlagen die beiden Abtastsignale S1, S2 in den Scheitelpunkten ihrer maximalen Amplitudenhöhen 60 A 1, -A 1, A 2, -A 2, wahrend die zweite untere Triggerschwellenspannung TSS 2 und die dritte untere Triggerschwellenspannung TSS3 im Falle ihrer oberen zulässigen Grenzlagen in den gemeinsamen Schnittpunkten der beiden Abtastsignale S 1, S 2 liegen.

In Fig. 2b sind die vier oberen Triggersignale TS 10, TS 20, TS 30, TS 40 über der Zeit t an den Ausgängen der vier Trigger TR 1, TR 2, TR 3, TR 4 der Logikschal-

tung 14 dargestellt, die sich aus den Grenzlagen nur der ersten oberen Triggerschwellenspannung TSS 1 und der vierten oberen Triggerschwellenspannung TSS 4 bezüglich der Abtastsignale S1, S2 nach Fig. 2a ergcben. Die erste obere Triggerschwellenspannung TSS 1 un die vierte obere Triggerschwellenspannung TSS 4 ändern die oberen Schaltzustände (logisch Eins) der vier Trigger TR 1, TR 2, TR 3, TR 4 weder bei ihrem Anliegen noch bei ihrem Nichtanliegen nach Maßgabe des oberen oder des unteren Signalzustandes des ersten Taktsignals T1, wie aus Fig. 2a ersichtlich ist, so daß das erste und das dritte obere Triggersignal TS 10, TS 30 des ersten und des dritten Triggers TR 1, TR 3 in diesem Fall jeweils den unteren Signalzustand (logisch Null) sowie das zweite und das vierte obere Triggersignal TS 20, TS 40 des zweiten und des vierten Triggers TR 2. TR 4 jeweils den oberen Signalzustand (logisch Eins) innehaben. Aus dem ersten oberen Triggersignal TS 10 und dem zweiten oberen Triggersignal TS 20 werden durch das erste Alternativgatter O1 ein erstes oberes Alternativsignal R 120 mit einem oberen Signalzustand sowie aus dem dritten oberen Triggersignal TS 30 und dem vierten oberen Triggersignal TS 40 durch das zweite Alternativgatter O2 ein zweites oberes Alternativsignal R 340 mit einem oberen Signalzustand gebildet. Aus der logischen Verknüpfung der beiden oberen Alternativsignale R 120, R 340 ergibt sich am Ausgang des Undgatters U ein oberes Logiksignal LSo der Logikschaltung 14, das den oberen Signalzustand (logisch Eins) innehat. In Fig. 2c sind die vier unteren Triggersignale TS 1u, TS 2u, TS 3u, TS 4u über der Zeit tan den Ausgängen der vier Trigger TR 1-TR 4 der Logikschaltung 14 gezeigt, die sich aus den Grenzlagen nur der zweiten unteren Triggerschwellenspannung TSS 2 und der dritten unteren Triggerschwellenspannung TSS 3 im Falle Ihres ständigen Vorhandenseins bezüglich der beiden Abtastsignale S 1, S 2 nach Fig. 2a ergeben. Beim ersten Schnittpunkt des ersten Abtastsignals S 1 mit der zweiten unteren Triggerschwellenspannung TSS 2 ändern sich der untere Schaltzustand (logisch Null) der ersten Triggers TR 1 auf den oberen Schaltzustand (logisch Eins) und beim zweiten Schnittpunkt des ersten Abtastsignals S1 mit der zweiten unteren Triggerschweilenspannung TSS2 der obere Schaltzustand wieder auf den unteren Schaltzustand des ersten Triggers TR 1, so daß am Ausgang des ersten Triggers TR 1 das erste untere Triggersignal TS 1u ansteht. Beim ersten Schnittpunkt des zweiten Abtastsignals S2 mit der zweiten unteren Triggerschwellenspannung TSS2 ändern sich der untere Schaltzustand des dritten Triggers T.? 3 auf den oberen Schaltzustand und beim zweiten Schnittpunkt des zweiten Abtastsignals S2 mit der zweiten unteren Triggerschwellenspannung TSS2 der obere Schaltzustand wieder auf den unteren Schaltzustand des dritten Triggers TR 3, so daß am Ausgang des dritten Triggers TR3 das dritte untere Triggersignal TS 3u ansteht. In gleicher Weise ergeben sich die Änderungen der Schaltzustände des zweiten Triggers TR 2 und des vierten Triggers TR4 an den Schnittpunkten der dritten unteren Triggerschwellenspannung TSS3 mit dem ersten Abtastsignal S1 und dem zweiten Abtastsignal S2, so daß am Ausgang des zweiten Triggers TR 2 das zweite untere Triggersignal TS 2u und am Ausgang des vierten Triggers TR 4 das vierte untere Triggersignal TS 4u erscheinen. Aus dem ersten unteren Triggersignal TS 1u und dem zweiten unteren Triggersignal TS 2u werden durch das erste Alternativgatter O 1 ein erstes unteres Alternativsignal R 12u sowie aus dem

dritten unteren Triggersignal TS3u und dem vierten unteren Triggersignal TS4u durch das zweite Alternativgatter O2 ein zweites unteres Alternativsignal R34u gebildet. Aus der logischen Verknüpfung der beiden unteren Alternativsignale R12u, R34u ergibt sich am Ausgang des Undgatters U ein unteres Logiksignal LSu der Logikschaltung 14, das den unteren Signalzustand (logisch Null) innehat.

Das obere Logiksignal LSo nach Fig. 2b und das untere Logiksignal LSu nach Fig. 2c ergeben unter Steue- 10 rung durch das erste Taktsignal T1 das resultierende Logiksignal LS nach Fig. 4, das am Ausgang der Logikschaltung 14 ansteht, da während des oberen Signalzustandes des ersten Taktsignals T1 lediglich die erste obere Triggerschwellenspannung TSS 1 und die vierte 15 obere Triggerschwellenspannung TSS 4 an den Eingängen der vier Trigger TR 1-TR 4 anliegen und somit an den Ausgängen der vier Trigger TR 1-TR 4 für diesen Zeitraum die vier oberen Triggersignale 75 10-1540 erscheinen, so daß das resultierende Logiksignal LS 20 ebenfalls den oberen Signalzustand gemäß dem oberen Logiksignal LSo während der Dauer des oberen Signalzustandes des ersten Taktsignals 71 innehat. Während des unteren Signalzustandes des ersten Taktsignals T1 dagegen liegen lediglich die zweite untere Triggerschwellenspannung TSS 2 und die dritte untere Triggerschwellenspannung TSS 3 an den Eingängen der vier Trigger TR 1 – TR 4 an, so daß an den Ausgängen der vier Trigger TR 1-TR 4 für diesen Zeitraum die vier unteren Triggersignale TS 1u-TS 4u erscheinen und das resultierende Logiksignal LS gemäß dem unteren Logiksignal LSu ebenfalls den unteren Signalzustand während der Dauer des unteren Signalzustandes des ersten Taktsignals T1 innehat. Das resultierende Logiksignal LS ist nach Fig. 4 somit mit dem ersten Taktsignal 35 T1 des ersten Taktgebers 16 für den sehlersreien Zustand der beiden Abtastsignale S1, S2 gemäß Fig. 2a identisch, d. h. dieses Logiksignal LS bildet für diesen sehlersreien Zustand der beiden Abtastsignale S1, S2 das erste Taktsignal T1 nach.

Dieses resultierende Logiksignal LS de: Logikschaltung 14 wird gemäß Fig. 3 dem Vergleicher 15 zugeführt, dem zusätzlich noch das erste Taktsignal T1 des ersten Taktgebers 16 sowie das zweite Taktsignal T2 des zweiten Taktgebers 18 zugeleitet werden. Dieses zweite Taktsignal T2 wird vom zweiten Taktgeber 18 mittels eines an Masse M angeschlossenen Zeitgliedes R9, C2, eines Widerstandes R 10 und eines invertierenden Triggers T13 aus dem ersten Taktsignal T1 abgeleitet und besitzt gegenüber dem ersten Taktsignal T1 50 einen bestimmten vorgebbaren Phasenversatz.

Der Vergleicher 15 besteht aus einem ersten Inverter I 1, dem das erste Taktsignal  ${\cal T}$ 1 zugeführt wird, und aus einem zweiten Inverter 12, dem das zweite Taktsignal T2 zugeleitet wird; die beiden Inverter I1, I2 sind an 55 die Eingänge eines ersten Nandgatters N1 angeschaltet: Ein zweites Nandgatter N2 wird an seinem ersten Eingang vom Logiksignal LS der Logikschaltung 14 und an seinem zweiten Eingang vom zweiten Taktsignal T2 beaufschlagt. An das erste Nandgatter N1 und an das 60 zweite Nandgatter N2 ist ein drittes Nandgatter N3 angeschlossen, das das Erkennungssignal ES für das Vorliegen oder Nichtvorliegen eines Fehlerzustandes liefert Dieses Erkennungssignal ES besitzt die Form eines periodischen Rechtecksignals mit einem bestimm- 65 ten Tastverhältnis nach Maßgabe des Phasenversatzes des zweiten Taktsignals T2 gegenüber dem ersten Taktsignal T1 beim Vorliegen eines sehlerfreien Zu-

standes und die Form eines unperiodischen Rechtecksignals mit einem veränderten Tastverhältnis an der Fehlerstelle FS beim Vorliegen eines Fehlerfalls. Das Erkennungssignal ES wird einer Auswerteeinheit 19 mit zwei parallelen monostabilen Kippstusen MF1, MF2, einem Odergatter O, einer bistabilen Kippstuse FF, einem Verstärker VS sowie einer Warnlampe WL zugeleitet.

In Fig. 4 ist ein Diagramm des Signalverlaufs über der Zeit t des ersten Taktsignals T1 des ersten Taktgebers 16, des Logiksignals LS der Logikschaltung 14 und des zweiten Taktsignals T2 des zweiten Taktgebers 18 an den Eingängen des Vergleichers 15 für den sehlerfreien Zustand der Abtastsignale S1, S2 nach Fig. 2a dargestellt; in diesem sehlerfreien Zustand liegen die Amplitudenhöhen  $A_1$ ,  $-A_1$ ,  $A_2$ ,  $-A_2$  der Abtastsignale  $S_1$ , S2 im erlaubten Bereich zwischen der ersten oberen und der zweiten unteren Triggerschwellenspannung 755 1, 155 2 bzw. zwischen der vierten oberen und der dritten unteren Triggerschwellenspannung TSS 4. TSS 3. Da sich die oberen Triggersignele TS 10, TS 20, TS 30, TS 40 und die unteren Triggersignale TS 1u. TS 2u, TS 3u, TS 4u der vier Trigger TR 1, TR 2, TR 3, TR 4 in diesem sehlersreien Zustand der beiden Abtastsignale S1, S2 aus den vom ersten Taktsignal T1 gesteuerten vier Triggerschwellenspannung TSS 1, TSS 2, TSS 3, TSS 4 ergeben, ist das aus diesen oberen Triggersignalen TS 10, TS 20, TS 30, TS 40 und diesen unteren Triggersignalen TS 1u, TS 2u, TS 3u, TS 4u resultierende Logiksignal LS mit dem ersten Taktsignal T1 identisch, wie oben bereits dargelegt. Die Verknüpfung des Logiksignals LS des ersten Taktsignals T1 und des gegenüber dem ersten! Taktsignal T1 phasenversetzten zweiten Taktsignals : T2 im Vergleicher 15 ergibt bei Gleichheit zwischen dem Logiksignal LS und dem ersten Taktsignal T1 am Ausgang des Vergleichers 15 das periodische Erkennungssignal ES in Form eines Rechtecksignals mit einem durch den Phasenversatz zwischen dem ersten Taktsignal T1 und dem zweiten Taktsignal T2 bestimmten Tastverhältnis.

Das Erkennungssignal ES wird vom Verg'eicher 15 nach folgender Gesetzmäßigkeit gebildet:

1. 
$$ES = T2$$
 für  $LS = T1 = 1$   
5.  $ES = T2$  für  $LS = T1 = 0$   
3.  $ES = LS$  für  $LS \neq T1$ 

R9, C2 eines Widerstandes R 10 und eines invertierenden Triggers T3 aus dem ersten Taktsignal T1 abgeleitet und besitzt gegenüber dem ersten Taktsignal T1 so einen bestimmten vorgebbaren Phasenversatz.

Der Vergleicher 15 besteht aus einem ersten Inverter

Dieser Vergleicher 15 ist eigenschlersicher aufgebaut, so daß bei einem sehlerhaften Arbeiten des Vergleichers 15 ebenfalls ein unperiodisches Erkennungssignal ES erzeugt wird. Ein derartiger Vergleicher 15 ist beispielsweise in der DE-PS 22 07 224 beschrieben.

Das vom Vergleicher 15 nach den beiden ersten obigen Gesetzmäßigkeiten gebildete periodische Erkennungssignal ES für den sehlerfreien Zustand wird gleichzeitig den beiden parallelen monostabilen Kippstufen MF1, MF2 der Auswerteeinheit 19 zugeführt, denen das Odergatter Onachgeschaltet ist. Beispielsweise mögen die erste monostabile Kippstufe MF 1 von der ansteigenden Flanke des periodischen Erkennungssignals ES und die zweite monostabile Kippstufe MF2 von der absteigenden Flanke des periodischen Erkennungssignals ES aus dem stabilen Zustand in den instabilen Zustand versetzt werden. Die beiden monostabilen Lippstufen MF1, MF2 besitzen eine derartige Zeitkonstante, daß die Dauer dieser instabilen Zustände etwas größer als die Periodendauer des periodischen Erkennungssignals ES ist; diese Periodendauer ist der zeitliche

Abstand zwischen je zwei ansteigenden Flanken oder zwischen je zwei ansteigenden Flanken des periodischen Erkennungssignals ES. Im fehlerfreien Zustand werden die beiden Kippstufen MF1, MF2 durch das periodische Erkennungssignal ES somit ständig in ihren instabilen Zuständen gehalten, so daß die bistabilen Kippstufe FF nicht über das Odergatter O angesteuert wird, um über den Verstärker VS die Warnlampe

WL zu betätigen.

In Fig. 5 ist ein Signaldiagramm gemäß Fig. 2 für ei- 10 nen ersten sehlerhasten Zustand in einem vergrößerten Ausschnitt dargestellt. Das fehlerfreie erste Abtastsignal S1 besitzt eine korrekte Amplitudenhöhe A1, während das sehlerbehaftete zweite Abtastsignal S21 einen fehlerhaften Signalparameter in Form einer zu 15 kleiner Amplitudenhöhe A 21 aufweist; zum Vergleich ist das sehlersreie zweite Abtastsignal S2 mit einer korrekten Amplitudenhöhe A2 eingezeichnet. Die erste obere Triggerschwellenspannung TSS 1 und die nicht gezeigte vierte obere Triggerschwellenspannung TSS 4 20 ändern die oberen Schaltzustände der vier Trigger TR 1-TR 4 weder bei ihrem Anliegen noch bei ihrem Nichtanliegen nach Maßgabe des oberen oder des unteren Signalzustandes des ersten Taktsignals T1, so daß die vier nicht gezeigten oberen Triggersignale 25 TS 10-TS 40 der vier Trigger TR 1-TR 4 mit denjenigen nach Fig. 2b übereinstimmen; aus der logischen Verknüpfung der vier oberen Triggersignale TS 10-TS 40 der vier Trigger TR 1-TR 4 der Logikschaltung 14 ergibt sich somit das obere Logiksignal LSo mit einem 30 oberen Signalzustand (logisch Eins) in Übereinstimmung mit Fig. 2b.

Die zweite untere Triggerschwellenspannung TSS 2 und die nicht gezeigte dritte untere Triggerschwellendensein die vier unteren Triggersignale TS 1u, TS 2u, TS3u1, TS4u an den Ausgängen der vier Trigger TR 1-TR 4 der Logikschaltung 14. Während das erste untere Triggersignal TS 1 u, das zweite untere Triggersignal TS 2u und das vierte untere Triggersignal TS 4u 40 mit denjenigen der Fig. 2c übereinstimmen, zeigt das dritte untere Triggersignal TS3u1 an den Fehlerstellen FS 1a, FS 1b eine Abweichung vom exakten Schaltzeitpunkt. Aufgrund dieser Abweichung des dritten unteren Triggersignals TS3u1 besitzt das aus der logischen Ver- 45 knüpfung der vier unteren Triggersignale TS 1u, TS 2u, TS 3u 1, TS 4u gewonnene untere Logiksignal LSu 1 an den Fehlerstellen FS 1a. FS 1b den oberen Signalzustand (logisch Eins) und im übrigen Bereich den unteren Signalzustand (logisch Null). Das obere Logiksignal LSo 50 und das untere Logiksignal LSu 1 ergeben unter Steuerung durch das erste Taktsignal T1 das resultierende Logiksignal LS1 am Ausgang der Logikschaltung 14. Dieses resultierende Logiksignal LS 1 ist - wie aus Fig. 5 ersichtlich - an der Fehlerstellen FS 1a, FS 1b 55 nicht mehr mit dem ersten Taktsignal T1 des ersten Taktgebers 16 identisch, so daß am Ausgang des Vergleichers 15 ein erstes unperiodisches Erkennungssignal ES 1 mit einem an den Fehlerstellen FS 1a, FS 1b veränderten Tastverhältnis aufgrund der obigen dritten Ge- 60 setzmäßigkeit erscheint.

Dieses erste unperiodische Erkennungssignal ES 1 für den ersten fehlerhaften Zustand wird gleichzeitig den beiden parallelen monostabilen Kippstufen MF 1, MF 2 der Auswerteeinheit 19 zugeführt. An der Fehlerstelle 65 maß Fig. 2c überein. FS 1a ist die erste ansteigende Flanke des ersten unperiodischen Erkennungssignals ES 1 um ein Drittel seiner Periode im fehlerfreien Bereich nach links in Richtung

der negativen Zeitachse tverschoben. Der zeitliche Abstand zwischen dieser nach links verschobenen ersten ansteigenden Flanke und der in positiver Richtung der Zeitachse t folgenden zweiten ansteigenden Flanke des ersten unperiodischen Erkennungssignals E. 1 ist grö-Ber als die Dauer des instabilen Zustandes der ersten monostabilen Kippstufe MF1, die somit vor dem Erreichen der zweiten ansteigenden Flanke des ersten unperiodischen Erkennungssignals ES 1 aus dem instabilen Zustand in den stabilen Zustand umschaltet und damidie bistabile Kippstufe FF zur Bestätigung der Warnlampe WL zur Anzeige dieses ersten sehlerhaften Zustandes ansteuert. An der Fehlerstelle FS 1b schaltet die weite monostabile Kippstufe MF2 aus ihrem instabilen Zustand in ihren stabilen Zustand aufgrund des gegenüber der Dauer des instabilen Zustandes der zweiten monostabilen Kippstufe MF2 größeren zeitlichen Abstandes zwischen den betreffenden beiden absteigenden Flanken des ersten unperiodischen Erkennungssignals ES 1 um und bewirkt ebenfalls die Anzeige dieses ersten fehlerhaften Zustandes mittels der Warnlampe WL

Dieser erste sehlerhaste Zustand beinhaltet den Fall sehlerhafter Amplitudenhöhen des zweiten Abtastsignals S21 und/oder den Fall einer Amplitudenhöhengleichheit zwischen den beiden Abtastsignalen S 1, S 21.

In Fig. 6 ist ein Signaldiagramm gemäß Fig. 2 für einen zweiten fehlerhaften Zustand in einem vergrößerten Ausschnitt dargestellt. Sowohl das erste fehlerbehaftete Abtastsignal S21 als auch das zweite fehlerbehaftete Abtastsignal S22 weisen den fehlerhaften Signalparameter einer gleich großen Unsymmetrie bezüglich ihrer Nullinie N auf. so daß ihre Amplitudenhöhen A 12, A 22 gegenüber ihren nicht gezeigten korrekten Amplitudenhöhen A 1, A 2 nach Fig. 2a zu groß sind. spannung TSS 3 erzeugen bei ihrem ständigen Vorhan- 35 Die erste obere Triggerschwellenspannung TSS 1 erzeugt das erste obere Triggersignal TS 102 des ersten Triggers TR 1 und das dritte obere Triggersignal TS 30 2 des dritten Triggers TR 3 mit an den Fehlerstellen FS2a, FS2b gegenüber der Fig. 2b veränderten Signalzuständen bei ihrem ständigen Anliegen, während die nicht dargestellte vierte obere Triggerschwellenspannung TSS 4 die oberen Schaltzustände des zweiten und des vierten Triggers TR 2, TR 4 weder bei ihrem Anliegen noch bei ihrem Nichtanliegen andert, so daß das zweite obere Triggersignal TS20 und das vierte obere Triggersignal TS 40 jeweils unverändert den oberen Signalzustand innehaben. Aus der logischen Verknüpfung der vier oberen Triggersignale TS 10 2, TS 20, TS 30 2, TS 40 der vier Trigger TR 1-TR 4 der Logikschaltung 14 ergibt sich somit das obere Logiksignal LSo 2 mit an den Fehlerstellen FS 2a, FS 2b gegenüber dem fehlerfreien Zustand abweichenden Signalzustän-

> Die zweite untere Triggerschwellenspannung TSS 2 und die nicht dargestellte dritte untere Triggerschwellenspannung TSS3 erzeugen bei ihrem ständigen Vorhandensein die vier unteren Triggersignale TS 1u 2, TS 2u, TS 3u 2, TS 4u an den Ausgängen der vier Trigger TR 1-TR 4 der Logikschaltung 14, die jeweils eine Abweichung vom exakten Schaltzeitpunkt des fehlerfreien Zustandes aufweisen. Das aus der logischen Verknupfung der vier unteren Triggersignale TS 1u2, TS2u, TS3u2, TS4u gewonnene untere Logiksignal LSu stimmt jedoch mit dem fehlerfreiem Zustand ge-

Das obere Logiksignal LSo 2 und das untere Logiksignal LSu ergeben unter Steuerung durch das erste Taktsignal T1 das resultierende Logiksignal LS2 am Ausgang der Logikschaltung 14. Dieses resultierende Logiksignal LS2 ist - wie aus Fig. 6 ersichtlich - an den Fehlerstellen FS2a, FS2b nicht mehr mit dem ersten Taktsignal T1 des ersten Taktgebers 16 identisch, so daß am Ausgang de: Vergleichers 15 ein zweites unperiodisches Erkennungssignal ES2 mit einem an den Fehlerstellen FS 2a, FS 2b veränderten Tastverhältnis aufgrund der obigen dritten Gesetzmäßigkeit erscheint. Dieses zweite unperiodische Erkennungssignal ES 2 löst an den beiden Fehlerstellen FS 2a, FS 2b - wie anhand 10 der Fig. 5 beschrieben - sowohl mit ihren ansteigenden Flanken als auch mit ihren absteigenden Flanken die Anzeige dieses zweiten sehlerhaften Zustandes mittels der Warnlampe WLaus.

Dieser zweite fehlerhafte Zustand beinhaltet den Fall 15 sehlerhafter Amplitudenhöhen und/oder den Fall einer Unsymmetrie der beiden Abtastsignale A 12, A 22.

In Fig. 7 ist ein Signaldiagramm gemäß Fig. 2 für einen dritten fehlerhaften Zustand in einem vergrößerten Ausschnitt dargestellt. Das sehlerfreie erste Abtastsi- 20 gnal S 1 besitzt eine korrekte Amplitudenhöhe A 1 und eine korrekte Phasenlage, während das fehlerbek aftete zweite Abtastsignal S23 zwar eine korrekte Amplitudenhöhe A 2, aber einen sehlerhaften Signalparameter differenz bezüglich des ersten Abtastsignals S1 aufweist; zum Vergleich ist das fehlerfreie zweite Abtastsigizzle S2 mit einer korrekten Phasendifferenz von n/2 (90°) eingezeichnet. Wie aus der Fig. 7 ohne weiteres ersichtlich, besitzt das obere Logiksignal LSo den obe- 30 ren Signalzustand (logisch Eins) gemäß dem fehlerfreien Zustand in Übereinstimmung mit Fig. 2b.

Während das erste untere Triggersignal TS 1u, das zweite untere Triggersignal TS 2u und das vierte untere Triggersignal TS 4u mit denjenigen der Fig. 2c für den 35 sehiersreien Zustand übereinstimmen, zeigt das dritte untere Triggersignal TS3u3 an der Fehlerstelle FS3 eine Abweichung vom exakten Schaltzeitpunkt. Aufgrund dieser Abweichung des dritten unteren Triggersignals TS 3 u 3 besitzt das aus der logischen Verknüpfung 40 der vier unteren Triggersignale TS 1u, TS 2u, TS 3u 3, TS 4u gewonnene untere Logiksignal LSu 3 an der Fehlerstelle FS3 den oberen Signalzustand (logisch Eins) und im übrigen Bereich den unteren Signalzustand (logisch Null).

Das obere Logiksignal LSo und das untere Logiksignal LSu3 ergeben unter Steuerung durch das erste Taktsignal T1 das resultierende Logiksignal LS3 am Ausgang der Logikschaltung 14. Dieses resultierende Logiksignal LS3 ist - wie aus Fig. 7 ersichtlich - an 50 der Fehlerstelle FS3 nicht mehr mit dem ersten Taktsignal T1 des ersten Taktgebers 16 identisch, so daß am Ausgang des Vergleichers 15 ein drittes unperiodisches Erkennungssignal ES3 mit einem an der Fehlerstelle FS-3 veränderten Tastverhältnis aufgrund der obigen 55 dritten Gesetzmäßigkeit erscheint. Dieses dritte unperiodische Erkennungssignal ES 3 löst an der Fehlerstelle FS3 - wie anhand der Fig. 5 beschrieben - mit ihren ansteigenden Flanken die Anzeige dieses dritten sehlerhaften Zustandes mittels der Warnlampe WL aus.

Bei der vorgehend beschriebenen Fehlererkennungseinrichtung Ferfolgt als wesentliches Charakteristikum die Überprüfung der Amplitudenhöhen A 1, -A 1, A 2, A 2 von Abtastsignalen S 1, S 2 zu beiden Seiten ihrer Nullinie N jeweils auf einen oberen Grenzwert G 1, G 4 65 und auf einen unteren Grenzwert G1, G3 mittels des ersten Taktsignals T1 periodisch alternierend. Diese Fehlererkennungseinrichtung Fermöglicht eine eigen-

fehlersichere Erkennung fehlerhafter Signalparameter von Abtastsignalen (fehlerhafte Amplitudenhöhen, Unsymmetrie, Amplitudenhöhenungleichheit und sehlerhafte Phasendifferenz) einzeln oder in beliebiger Kombination

THE CONTRACTOR OF THE PROPERTY OF THE PROPERTY

いっというないないないないないないできないということ

In Fig. 8 ist eine weitere Fehlererkennungseinrichtung FT gezeigt, bei der die Überprüfung der Amplitudenhöhen A 1, -A 1, A 2, -A 2 der Abtestsignale S 1, S2 zu beiden Seiten ihrer Nulline N jeweils auf einen oberen Grenzwert G1, G4 und auf einen unteren Grenzwert G2, G3 nicht periodisch alternierend, sondern statisch erfolgt, indem die vier Triggerschwellenspannungen TSS 1, TSS 2, TSS 3, TSS 4 ständig an den Eingängen einer Logikschaltung 24 anliegen. Diese Logikschaltung 24 weist einmal einen ersten oberen Fenstertrigger FT 10 und einen zweiten oberen Fenstertrigger FT20 und zum anderen einen ersten unteren Fenstertrigger FT1u und einen zweiten unteren Fenstertrigger FT2u auf. Die Ausgänge des ersten oberen Fenstertrigger FT 10 und des zweiten oberen Fenstertriggers FT20 sind an die Eingänge eines oberen Undgatters Uo sowie die Ausgänge des ersten unteren Fenstertriggers FT 1u und des zweiten unteren Fenstertriggers FT2u an die Eingange eines unteren Nandgatters Nu in Form einer um den Betrag Δφ fehlerhaften Phasen- 25 angeschlossen; die Ausgänge des oberen Undgatters Uo und des unteren Nandgatters Nu sind mit den Eingangen eines Undgatters u verbunden. Der erste obere Fenstertrigger FT10 besteht aus zwei parallelen oberen Triggern TR 10, TR 20, deren nichtinvertierenden Eingängen das erste Abtastsignal S1 zugeführt wird und deren Ausgänge jeweils mit einem Eingang eines ersten oheren Antivalenzgatters O 10 (Exclusiv-Odergatter) verbunden sind. Der zweite obere Fenstertrigger FT20 besteht aus zwei parallelen oberen Triggern TR 30, TR 40, deren nichtinvertierenden Eingängen das zweite Abtastsignal 52 zugeführt wird und deren Ausgänge jeweils mit einem Eingang eines zweiten oberen Antivalenzgatters O20 verbunden sind. Der erste untere Fenstertrigger FT 1u weist zwei parallele untere Trigger FT 1u, TR 2u auf, deren nichtinvertierenden Eingängen das erste Abtastsignal S1 zugeführt wird und deren Ausgänge jeweils mit einem Eingang eines ersten unteren Antivalenzgatters O 1u verbunden sind. Der zweite untere Fenstertrigger FT 2u weist zwei parallele untere Trigger TR 3u, TR 4u auf, deren nichtinvertierenden Eingängen das zweite Abtastsignal S2 zugeführt wird und deren Ausgänge jeweils mit einem Eingang eines zweiten unteren Antivalenzgatters O2u verbunden

Ein Triggerschwellenformer 27 mit zwei Widerständen R 11. R 12 und vier Potentiometer P5-P8 ist zur Lieferung von vier Triggerschwellenspannungen TSS 1 - TSS 4 an der Logikschaltung 24 angeschlossen. Die erste Triggerschwellenspannung TSS 1 ist an die invertierenden Eingänge des ersten oberen Triggers TR 10 und des dritten oberen Triggers TR 30 und die vierte obere Triggerschwellenspannung TSS 4 an die invertierenden Eingänge des zweiten oberen Triggers TR 20 und des vierten oberen Triggers TR 40 angelegt. In gleicher Weise sind die zweite untere Triggerschwellenspannung TSS 2 an die invertierenden Eingänge des ersten unteren Triggers TR 1u und des dritten unteren Triggers TR 3u sowie die dritte untere Triggerschwellenspannung TSS3 an die invertierenden Eingänge des zweiten unteren Triggers TR 2u und des vierten unteren Triggers TR 4u angelegt. Das vom Undgatter U der Logikschaltung 24 gelieferte charakteristische Erkennungssignal ESs für den sehlersreien Zustand in Form

eines Gleichspannungssignals wird einer Auswerteeinheit 29 mit einer bistabilen Kippstufe FF, einem Verstärker VS und einer Warnlampe WL zugeführt.

In Fig. 9 ist ein fehlerfreier Zustand entsprechend der Fig. 2 dargestellt. Die oberen Triggersignale TS 10-TS 40 der vier oberen Trigger TR 10-TR 40. die beiden oberen Antivalenzsignale R 120, R 340 der beiden oberen Antivalenzgatter O 10, O 20 sowie das obere Logiksignal LSo des oberen Undgatters Uo sind mit denjenigen der Fig. 2b identisch. Desgleichen sind 10 die unteren Triggersignale TS 1u-TS 4u der vier unteren Trigger TR 1u-TR 4u und die beiden unteren Antivalenzsignale R 12u, R 34 u der beiden unteren Antivalenzgatter O1u, O2u mit denjenigen der Fig. 2c iden-Nandgatters Nu ist gegenüber dem unteren Logiksignal LSu der Fig. 2c invertiert. Das Undgatter U der Logikschaltung 24 liefert daher ein Erkennungssignal ESs mit einem oberen Signalzustand (logisch Eins) für den fehlerfreien Zustand. Dieses Erkennungssignal ESs in Form 20 inkrementalen Längen- oder Winkelmeßeinrichtungen eines Gleichspannungssignals mit einem oberen Signalzustand steuert die bistabile Kippstufe FF der Auswerteeinheit 29 nicht an, so daß die Warnlampe WL bei diesem fehlerfreien Zustand nicht aufleuchtet.

In Fig. 10 ist ein erster fehlerhafter Zustand entspre- 25 chend der Fig. 5 dargestellt. Das obere Logiksignal LSo des oberen Undgatters Uo, die unteren Triggersignale TS1u, TS2u, TS3u1, TS4u der unteren Trigger TR 1u-TR 4u sowie die beiden unteren Antivalenzsignale R 12u, R 34u 1 der beiden unteren Antivalenzgat- 30 ter O1u, O2u stimmen mit denjenigen der Fig. 5 überein. Lediglich das untere Logiksignal LSu 1 des unteren Nancgatters Nuist gegenüber dem unteren Logiksignal LSu 1 der Fig. 5 invertiert. Das Undgatter U der Logikschaltung 24 liefert daher ein Erkennungssignal ESs 1 35 für den ersten fehlerhaften Zustand. Dieses Erkennungssignal ESs 1 besitzt an den Fehlerstellen FS 1a. FS 1b den unteren Signalzustand und außerhalb der Fehlerstellen FS 1a, FS 1b den oberen Signalzustand. Die bistabile Kippstufe FF wird von den absteigenden 40 Flanken des Erkennungssignals ESs 1 an den Fehlerstellen FS 1a, FS 1b angesteuert, so daß die Warnlampe WL diesen ersten fehlerhaften Zustand anzeigt.

In Fig. 11 ist ein zweiter sehlerhaster Zustand entsprechend der Fig. 6 gezeigt. Die oberen Triggersignale 45 TS 10 2, TS 20, TS 30 2, TS 40 der vier oberen Trigger TR 10-TR 40, die beiden oberen Antivalenzsignale R 1202, R 3402 der beiden oberen Antivalenzgatter O 10. O 20 sowie das obere Logiksignal LSo 2 des oberen Undgatters Uo sind mit denjenigen der Fig. 6 iden- 50 tisch. Desgleichen sind die unteren Triggersignale TS 1u 2. TS 2u, TS 3u 2, TS 4u der vier unteren Trigger TR 1u-TR 4u und die beiden unteren Antivalenzsignale R 12u 2, R 34u 2 der beiden unteren Antivalenzgatter O 1 u, O 2 u mit denjenigen der Fig. 6 identisch. Lediglich 55 das untere Logiksignal LSu des unteren Nandgatters Nu ist gegenüber dem unteren Logiksignal LSu der Fig. 6 invertiert. Das Undgatter U der Logikschaltung 24 liefert daher ein Erkennungssignal ESs 2 für den zweiten sehlerhaften Zustand. Dieses Erkennungssignal 60 ESs 2 besitzt an den Fehlerstellen FS 2a, FS 2b den unteren Signalzustand und außerhalb der Fehlerstellen FS 2a, FS 2b den oberen Signalzustand. Die bistabile Kippstufe FF wird von den absteigenden Flanken des Erkennungssignals ESs2 an den Fehlerstellen FS2a, 65 FS 2b angesteuert, so daß die Warnlampe WL diesen zweiten sehlerhaften Zustand anzeigt.

In Fig. 12 ist ein dritter fehlerhafter Zustand entspre-

chend der Fig. 7 dargestellt. Das obere Logiksignal LSo des oberen Undgatters Uo, die unteren Triggersignale TS 1u, TS 2u, TS 3u 3, TS 4u der vier unteren Trigger TR 1u-TR 4u sowie die beiden unteren Antivalenzsignale R 12u, R 34u 3 der beiden unteren Antivalenzgatter O14, O24 stimmen mit denjenigen der Fig. 7 überein. Lediglich das untere Logiksignal \(\overline{LS}u\) 3 des unteren Nandgatters Nu ist gegenüber dem unteren Logiksignal LSu 3 der Fig. 7 invertiert. Das Undgatter Uder Logikschaltung 24 liefert daher ein Erkennungssignal ESs 3 für den dritten fehlerhaften Zustand. Dieses Erkennungssignal ESs 3 besitzt an der Fehlerstelle FS 3 den unteren Signalzustand und außerhalb der Fehlerstelle FS3 den oberen Signalzustand. Die bistabile Kippstufe tisch. Lediglich das untere Logiksignal LSu des unteren 15 FF wird von der absteigenden Flanke des Erkennungssignals ESs3 an der Fehlerstelle FS3 angesteuert, so daß die Warnlampe WL diesen dritten fehlerhaften Zustand

Die Erfindung ist sowohl bei absoluten als auch bei einsetzbar und zwar außer bei der beschriebenen lichtelektrischen Meßeinrichtung beispielsweise auch bei magnetischen, induktiven oder kapazitiven Meßeinrichtungen.

Bei einer absoluten Meßeinrichtung können die feinste Codespur auch mit inkrementalen Mitteln abgetastet und das auf diese Weise ermittelte "inkrementale" Meßergebnis mit dem "absoluten" Meßergebnis zur Überwachung der fehlerfreien Arbeitsweise der absoluten Meßeinrichtung verglichen werden. Bei dieser "inkrementalen" Abtastung kann die erfindungsgemäße Fehlererkennung mit Erfolg eingesetzt werden.


Hierzu 11 Blatt Zeichnungen


Nummer: Int. Cl.<sup>4</sup>: 35 09 682


Veröffentlichungstag: 9. März 1989


G 01 B 21/00

FIG.2










Nummer: Int. Cl.4:

35 09 682 G 01 B 21/00









FIG.9

Nummer: Int. Cl.4:


35 09 682 G 01 B 21/00



Nummer: Int. Cl.4:


35 09 682 G 01 B .21/00

FIG. 10



Nummer: Int. Cl.4:


35 09 682 G 01 B 21/00



Nummer: Int. Cl.4:

35 09 682 G 01 B 21/00

FIG. 12



=> s de 3509682/pn `L4 1 DE 3509682/PN (DE3509682/PN) => d all L4 ANSWER 1 OF 1 WPINDEX COPYRIGHT 2001 DERWENT INFORMATION LTD 1986-252972 [39] ΑN WPINDEX DNN N1986-189146 Error detector for incremental position measuring system - has logic TI circuit and comparator for periodic checking of detected signal amplitudes against upper and lower trigger voltages. DC S02 ΙN HUBER, M (HEIJ) HEIDENHAIN GMBH JOHANNES ΡÀ CYC DE 3509682 PΙ 19860918 (198639) \* 43p DE 3509682 C 19890309 (198910) <--DE 3509682 A DE 1985-3509682 19850318 PRAI DE 1985-3509682 19850318 IC G01B021-00 AB 3509682 A UPAB: 19930922 A clock drives a trigger threshold generator which produces alternately upper and lower trigger threshold voltages. These are fed with two scan signals to a logic circuit containing triggers and logic elements. The clock also drives a second clock and the two clock signals and the output from the logic circuit are fed to a comparator which generates a periodic signal to indicate an error-free condition. The logic circuit checks the scan signals to ensure that their upper and lower amplitudes are within tolerance. USE/ADVANTAGE - Error detection in incremental measuring systems for relative position of two objects, e.g tools and workpieces. The circuitry is simple but can check all critical parameters of the detected signals. 0.12 FS EPI

FA

MC

AB

EPI: S02-A09

## THIS PAGE BLANK (USPTO)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

#### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

#### IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

### THIS PAGE BLANK (USPTO)